Renesas?的時鐘發生器和頻率合成器均是基于 PLL 時鐘的產品,因此可在一個應用中生成一個或多個時鐘信號。 基于 PLL 時鐘的產品可從相同的輸入頻率產生不同的輸出頻率。 系統中的每一個外圍設備都需要不同的工作頻率。

Renesas’ 時鐘信號發生器產生具有嚴格公差限制的時鐘輸出頻率,并提供給計時應用。 在大多數情況下,它們采用簡單的低成本基頻模式石英晶體或單端或差分時鐘作為參考頻率,并從其生成低抖動輸出時鐘。 可提供一些頻率的多份拷貝來驅動多個負載。 它們還可通過乘法或除法方式實現頻率轉換。 Renesas?提供具有單端和差分時鐘輸出的時鐘發生器。 此外還可提供具有外部反饋路徑的器件,從而精確控制時鐘的產生。

?

?

選擇時鐘發生器的主要注意事項
選擇正確的時鐘發生器或頻率合成器時需考慮一些注意事項。 應將下列高層次規范考慮在內:

  • 時鐘抖動: 用于測量時鐘在時間域或頻率域內理想信號方面的誤差量的一個指標。 在大多數應用中,時鐘抖動是主要標準之一,通常由處理器、FPGA 或 ASIC 的需求來定義。 此外,時鐘信號質量還可能受到應用本身的影響。 例如,為了滿足 10G 以太網的需求,供應商可能會提供自身對發送或接收路徑的預算;或可能存在另一組需求來滿足 PCIe 第 1、2、3 代標準。 Renesas?可滿足幾任何應用的抖動需求。
  • 頻率范圍:對不同的時鐘合成器進行優化,以滿足不同的頻率要求。 一些器件在廣泛的頻率范圍內均具備良好的性能,而其他器件在專用于特定應用的窄頻帶范圍內具有無與倫比的性能。 當確切的頻率要求處于未知狀態時,客戶可從 Renesas’ 的各種可編程時鐘發生器器件中受益。
  • 輸入和輸出信號類型: 每個時鐘信號都需要一個明確定義的高/低電壓和上升/下降時間。 它們被歸類為符合行業標準的“信號類型”,例如 LVCMOS、LVDS、LVPECL、HCSL 等。 一些時鐘發生器支持固定的信號類型,而其它時鐘發生器則更加靈活,可支持多種類型。 一些類型為單端時鐘,而其他類型為差分時鐘;Renesas?同時擁有二者。
  • 電源電壓: 器件工作所需的電壓。 一般情況下,時鐘信號發生器’的電源電壓由系統中可用的電源軌決定。 電源電壓較低時通常會降低功率損耗。 Renesas?持續提供創新的低電壓解決方案,可在不犧牲性能的情況下節省功率。
  • 集成度: ’通常,較好的做法是選擇能夠滿足系統要求、同時使用了最少的元件和最簡單電路的時鐘發生裝置。 元件數量減少可簡化設計和采購流程,能夠更快地投入市場營銷,甚至能提高可靠性,從而增加產出。 Renesas?針對高度復雜的系統提供了一些業內’集成度最高的解決方案,同時也針對介于上述兩者之間的系統提供了適當的解決方案。

關于時鐘發生器和頻率合成器(時鐘合成器)
’時鐘信號發生器是能夠產生同步系統操作所用計時信號的電路。 最基本的時鐘發生器由諧振電路和放大器組成。 所產生的計時信號(或時鐘信號)涵蓋范圍從簡單的 50% 占空比方波到更復雜的布置。 諧振電路通常是一塊石英壓電振蕩器,但在某些情況下也可以使用更為簡單的儲能電路甚至 RC 電路。 由于時鐘產生計時輸出變得日益復雜,我們通常將這些器件稱為頻率合成器或時鐘合成器。 頻率合成器可能會通過頻率倍增器、分頻器和混頻器的混合操作來產生所需的輸出信號。 頻率倍增器可產生輸出信號,其輸出頻率是輸入頻率的諧波次數(倍增),而混頻器則產生和頻與差頻。 許多時鐘合成器或頻率合成器被稱為鎖相環路時鐘(PLL 時鐘),其中包含用于比較輸入相位并調整振蕩器頻率的 PLL,以保持相匹配的相位。 可編程時鐘發生器允許改變倍增器或分頻器中所使用的數字,因此可選擇各種輸出頻率而無需修改硬件。

Renesas’ 的時鐘發生器或時鐘合成器產品支持多種不同類型的差分時鐘輸出等級,如 LVPECL、LVDS、HCSL 等。 與這些差分時鐘有關的應用說明可從數據表和本網站中獲取。

文檔和下載

文檔標題 其他語言 類型 文檔格式 文件大小 日期
其他
MicroClock Programmable Clocks Family Overview 概覽 PDF 1023 KB
Timing Solutions Products Overview 概覽 PDF 4.11 MB